فهرست نشریات علمی دسترسی آزاد ایران

در این مقاله یک توپولوژی جدید برای اینورترهای چند سطحی با استفاده از ماژول‌های چند سطحی و پل اینورتری ارائه شده است. یکی از ویژگی‌های اساسی این توپولوژی کاهش چشمگیر تعداد کلید‌های نیمه‌هادی و منابع تغذیه با افزایش تعداد سطوح ولتاژ خروجی می‌باشد. برای این ساختار آلگوریتمی جهت تعیین اندازه منابع ولتاژهای DC ارائه شده است. همچنین نحوه تعیین تعداد بهینه الما‌‌ن‌های مدار از جمله تعداد کلید‌ها، مدار درایور و منابع تغذیه برای دستیابی به بیشترین سطح ولتاژ در خروجی بدست آمده است. برای توپولوژی پیشنهادی نحوه کلیدزنی و تعیین بازه‌های کلیدزنی به منظور کاهش THD ارائه شده که با استفاده از این روش کلیدزنی، مقدار THD حداقل شده است. جهت ارزیابی و تایید عملکرد توپولوژی پیشنهادی یک نمونه اینورتر با تعداد سطوح 125 سطحی شبیه‌سازی شده است. همچنین برای نشان دادن قابلیت ساختار پیشنهادی یک نمونه شکل موج ولتاژ محتوی هارمونیک‌های مرتبه پنجم و هفتم توسط این ساختار تولید شده و نتایج بدست آمده مورد ارزیابی قرار گرفته است.