فهرست نشریات علمی دسترسی آزاد ایران

در این مقاله، یک اشمیت تریگر شبه-تفاضلی مبتنی‌بر دیجیتال با ولتاژ تغذیه خیلی کم ارائه شده‌است. اشمیت تریگر پیشنهادی با الهام‌گیری از روند طراحی یک اشمیت تریگر آنالوگ طراحی شده‌است. مدار پیشنهادی تنها با استفاده از اینورترهای CMOS دیجیتال پیاده‌سازی شده‌است که از یک مقایسه‌گر تفاضلی متشکل از دو اینورتر CMOS و یک جفت اینورتر متقابل به‌عنوان فیدبک مثبت تشکیل شده‌است. مدار پیشنهادی تنها مدار اشمیت تریگر مبتنی‌بر دیجیتال است که در حالت تمام تفاضلی عمل می‌کند که دارای دو خروجی معکوس‌کننده و غیرمعکوس‌کننده به‌طور هم‌زمان است و در آن قابلیت تغییر مرکز هیسترزیس توسط ولتاژ ورودی فراهم شده‌است. اشمیت تریگر پیشنهادی در فرایند  CMOS0.18μm  با ولتاژ تغذیه 0.4 ولت شبیه‌سازی شده‌است. به‌دلیل تعداد ترانزیستورهای بسیار کم، مدار پیشنهادی مساحت تراشه‌ای به اندازهμm210×9.8 را اشغال می‌کند و تنها 6.64 نانووات توان مصرف می‌کند.