فهرست نشریات علمی دسترسی آزاد ایران

در این مقاله روشی نوین به منظور ارتقاء حساسیت خط ولتاژ مرجع خروجی در مراجع ولتاژ کم‌توان با ولتاژ تغذیه‌ی پایین ارائه شده است. در توپولوژی جدید پیشنهادی یک مرجع ولتاژ شکاف انرژی در طبقه‌ی اول قرارگرفته و با تغذیه‌ی یک مرجع ولتاژ حرارتی در طبقه‌ی دوم از ولتاژ خروجی طبقه‌ی اول سبب می‌گردد، حساسیت خط به‌طور چشمگیری بهبود یابد. ساختار ارائه شده نسبت به مدارهای مشابه از حساسیت خط بهتر و در حدود 0.079 برخوردار می‌باشد. به‌کارگیری مدار در ناحیه‌ی زیر آستانه، طراحی بهینه و حداقل منبع تغذیه‌ی mV 250 منجر به اتلاف توان pW 36.2 می‌گردد که آن را در رده‌ی مراجع بسیار کم مصرف قرار می‌دهد. مدار پیشنهادی در تکنولوژی um CMOS 0.18 شبیه‌سازی‌شده و همچنین به‌منظور ارزیابی در شرایطی نزدیک به واقعیت، اثرات عدم تطابق المان‌ها و تغییر فرآیند نیز در عملکرد ساختار مورد مطالعه قرارگرفته است.