فهرست نشریات علمی دسترسی آزاد ایران

در این مقاله، پردازنده ضرب عددی خم بیضوی کارآمد در میدان باینری GF(2163) طراحی و با استفاده از کدهای قابل سنتز VHDL پیاده‌سازی شده است. طراحی معماری‌های جدید و کارآمد برای واحدهای محاسبات میدان و به‌ویژه واحد محاسباتی ضرب میدان منجر به کاهش طول مسیر بحرانی پردازنده شد. همچنین استفاده از اجرای موازی عملیات ضرب میدان در الگوریتم ضرب عددی Lopez-Dahab و جدا نمودن مسیر جمع دو نقطه از کلید باعث بهبود عملکرد پردازنده در مقایسه با بهترین پیاده‌سازی‌های تاکنون گزارش شده در ادبیات مربوطه شد. نتیجه‌های پیاده‌سازی نشان داد که ضرب عددی در این پردازنده با طول رقم 41 G = در زمان μs 92/11 با حداکثر فرکانس MHz251 بر روی تراشه XC4VLX200 Xilinx – با اشغال 19606 اسلایس اجرا می-شود، جایی که G طول کلمه در ضرب‌کننده میدان سریال- موازی است.