فهرست نشریات علمی دسترسی آزاد ایران

امروزه طراحی و به‌کارگیری رادارهای با فرکانس تکرار پالس بالا به دلیل مزایایی که در ارسال توان متوسط بالا و مقابله با کلاترهای گسترده و جمینگ دارند، بسیار مرسوم است. اما همواره طراحی و پیاده‌سازی دیجیتالی پردازشگرهایی که بتوانند پارامترهای سیستمی و ازجمله محدوده دینامیکی بالای سیگنال ورودی این‌گونه رادارها را پوشش دهند، با چالش‌هایی همراه بوده است. در این مقاله روشی برای طراحی دیجیتالی و تعیین معماری سخت‌افزاری پردازشگر سیگنال رادار با فرکانس تکرار بالای نوعی ارائه می‌گردد. این روش مبتنی بر استفاده از نرم‌افزار ارائه‌شده توسط شرکت Xilinx به نام مولد سیستم Xilinx یا XSG هست که امکان آزمون، طراحی و توسعه ساده‌تر پردازشگرهای دیجیتال مبتنی بر تراشه FPGA را در محیط simulink نرم‌افزار MATLAB فراهم آورده است. نتایج شبیه‌سازی سخت‌افزاری و مقایسه خروجی‌های بلوک‌های پردازشی با خروجی بلوک‌های پردازشگر آنالوگ رادار موجود و مقایسه با ساختارهای آنالوگ-دیجیتال ترکیبی مرسوم برای این‌گونه رادارها، نشان‌دهنده افزایش محدوده دینامیکی ورودی پردازنده رادار به حداقل dB 70، کاهش ابعاد و وزن آن به حدود یک‌پنجم و انعطاف‌پذیری مناسب این پردازشگر برای یک رادار با فرکانس تکرار بالا است.