فهرست نشریات علمی دسترسی آزاد ایران

با پیشرفت تراشه های مجتمع دیجیتال و پیاده‌سازی سیستم‌های پیچیده برروی آن‌ها، مخاطراتی در رابطه با عملکرد آن‌ها ایجاد شده است. تروجان‌های سخت‌افزاری (HT) از مهمترین نوع مخاطرات هستند که سبب ایجاد خطا در عملکرد تراشه، افزایش توان مصرفی و نشت‌کردن اطلاعات ذخیره‌شده برروی تراشه‌ها می‌شوند. در نتیجه، ارزیابی میزان آسیب‌پذیری تراشه‌ها در برابر انواع مختلف تروجان‌های سخت-افزاری دارای اهمیت بسیار زیادی است. در این مقاله روشی دقیق در سطح چیدمان (layout)، برمبنای استفاده از شبکه‌های عصبی کانولوشن (CNN)، برای محاسبه میزان آسیب پذیری تراشه‌های دیجیتال در برابر HT ارائه شده است. عوامل اصلی موثر بر میزان خطرپذیری تراشه های دیجیتال شامل میزان فضاهای خالی در چیدمان، منابع مسیردهی استفاده نشده، فعالیت سیگنال‌های داخلی، و قابلیت آزمون‌پذیری گیت‌های مدار می‌باشند. برای تولید دیتاست مناسب، چیدمان فیزیکی هر پیاده‌سازی از یک مدار دیجیتال با استخراج این عوامل، به یک تصویر دیجیتال تبدیل شده است. پس از تولید دیتاست مناسب که شامل 10000 تصویر است، فرآیند یادگیری CNN تکمیل می‌شود و شبکه‌ی آموزش یافته برای تعیین میزان آسیب‌پذیری در برابر HT مورد استفاده قرار می‌گیرد. با مشخص‌شدن میزان آسیب‌پذیری مدار پیاده‌سازی شده، طراح می‌تواند تغییرات لازم را برای مقاوم کردن تراشه در برابر HT اعمال نماید. نتایج شبیه‌سازی برروی چیدمان‌ مدارهای معیار (ISCAS 85, 89) نشان می‌دهد، میزان دقت رهیافت پیشنهادی 92% می‌باشد. همچنین روش پیشنهادی، مشکل ناشی از عدم مدلسازی دقیق عوامل موثر در تعیین خطرپذیری در روش‌های پیشین را مرتفع کرده و دقت محاسبه آسیب‌پذیری را 17% افزایش می‌دهد.