طراحی شتاب دهنده ی سخت افزاری بهینه برای پیاده سازی الگوریتم تابع درهم ساز BLAKE2b

نویسندگان

1 دانشکده مهندسی برق، دانشگاه صنعتی اراک، اراک، ایران

2 دانشکده مهندسی برق، واحد اصفهان (خوراسگان)، دانشگاه آزاد اسلامی، خوراسگان، اصفهان، ایران

3 دانشکده مهندسی برق، واحد اصفهان (خوراسگان)، دانشگاه آزاد اسلامی، خوراسگان، اصفهان، ایران

doi
10.30486/teeges.2022.1960348.1019
چکیده

در سال های اخیر رمز ارزها به عنوان ارزهای دیجیتال که از مکانیسم اجماع غیرمتمرکز برای تراکنش ها استفاده می کنند، بسیار مورد توجه قرار گرفته اند. بهینه سازی پیاده سازی الگوریتم های در هم ساز مورد استفاده در کاربردهای بلاکچین به منظور بهبود سرعت و توان مصرفی بسیار حائز اهمیت است. در این مقاله الگوریتم در هم ساز BLAKE2b از بین الگوریتم های موجود انتخاب و بهینه سازی سخت افزاری آن مورد بررسی قرار گرفت. بهینه سازی تابع فشرده- ساز(F) این الگوریتم به عنوان اصلی ترین و چالش برانگیزترین بلوک الگوریتم در این مقاله انجام شده است. علاوه بر این با تقسیم هوشمندانه الگوریتم بین نرم افزار/سخت افزار تلاش برای افزایش سرعت و نیز کاهش تعداد منابع مصرفی شده است. برای مقایسه، پیاده سازی با روش های طراحی سطح بالا و همینطور روش ساختار موازی نیز انجام شد. هر سه روش طراحی شده با استفاده از نرم افزار Vivado با برد توسعه ZC706 پیاده سازی شدند. نتایج نشان می دهد که تعداد منابع مصرفی (FF/LUT) و توان مصرفی روش پیشنهاد شده به ترتیب برابر )6575/4726( و(W) 316/0 است که کاهش قابل توجهی در مقایسه با سایر روش ها ایجاد کرده است. همینطور سرعت انجام در هم سازی و انرژی بر واحد تعداد در هم سازی انجام شده برای ساختار پیشنهادی به ترتیب برابر MHash/s 50 و 3/6 است.