کاهش سختافزار و توان نویز کوانتیزه در مدولاتورهای دلتا-سیگمای دیجیتال و پیاده سازی توسط زبان توصیف سختافزار VHDL
نویسندگان
1 گروه برق - دانشکده مهندسی - دانشگاه شهید چمران اهواز - اهواز- ایران
2 گروه برق - دانشکده مهندسی - دانشگاه شهید چمران اهواز - اهواز- ایران
doi
چکیده
DOR: 98.1000/1735-7152.1398.16.101.0.2.1603.76 در این مقاله یک ساختار جدید برای مدولاتور دلتا-سیگمای دیجیتال پیشنهاد شده است، که علاوه­بر کاهش سختافزار مبتنی بر روش تودرتو، سطح توان نویز کوانتیزه خروجی و شاخک­های موجود در آن نسبت به معماری­های قبلی کاهش یافته است. به­منظور کاهش تاخیر مدار، توان مصرفی و افزایش فرکانس بیشینه از جمع­کننده­های پایپ­لاین ...