فهرست نشریات علمی دسترسی آزاد ایران

در این مقاله یک مبدل آنالوگ به دیجیتال (ADC) هشت بیتی که با استفاده از یک ثبات تقریب متوالی (SAR) بهبود یافته طراحی شده، معرفی می‌شود. در ساختار پیشنهادی مبدل SAR از انتگرال‌گیری که با یک مبدل دیجیتال به آنالوگ (DAC) ادغام شده، استفاده می‌شود. وجود انتگرال‌گیر در ورودی ADC نیاز به مدار نمونه‌بردار و نگهدار را برطرف کرده و برای تولید سطوح مختلف ولتاژ در DAC از آن استفاده می‌شود. بدین ترتیب آلگوریتم تقریب متوالی طوری در ساختار پیشنهادی طوری بهبود یافته که با تعداد خازن های کمتری در DAC، سطوح ولتاژ مورد نیاز فراهم می‌شوند. بنابراین با یک آرایه خازنی کاهش یافته در DAC پیچیدگی مدار کاسته شده و سطح سیلیکون کمتری اشغال می‌شود. مبدل پیشنهادی عملیات تبدیل ورودی آنالوگ را به کد دیجیتال در 10 پالس ساعت به اتمام می‌رساند. برای بررسی روش پیشنهادی، مدار مربوط به مبدل SAR در سطح ترانزیستوری با استفاده از تکنولوژی CMOS 0.18 میکرومتر با ولتاژ تغذیه 1.8 ولت طراحی و شبیه‌سازی شده است. نتایج شبیه‌سازی نشان می‌دهند که نسبت سیگنال به نویز و اعوجاج برای پهنای باند ورودی 640 کیلوهرتز 48.3 دسی‌بل، بیت موثر 7.74 بیت و مصرف توان 0.85 میلی وات می‌باشند.