طراحی مدار بیشینه یاب حوزه زمان CMOS تمام مقیاس ، مناسب برای ولتاژهای تغذیه بسیار پایین
نویسندگان
1 دانشگاه صنعتی قوچان، قوچان، ایران
2 گروه مهندسی برق، دانشکده مهندسی، دانشگاه فردوسی مشهد
3 موسسه آموزش عالی بهار مشهد
4 گروه برق دانشگاه صنعتی قوچان
doi
چکیده
در این مقاله یک مدار بیشینه یاب CMOS تمام مقیاس مبتنی بر مقایسه در حوزه زمان ارائه شده است که میتواند تا ولتاژهای تغذیه پایین کارآیی مناسبی از خود نشان دهد. برای به کارگیری حوزه زمان در مقایسه بین چند سیگنال آنالوگ ورودی در مدار بیشینه یاب پیشنهادی، از زنجیرهای از المانهای تاخیر خطی با ورودی تمام مقیاس استفاده شده است استفاده از المان تاخیر خطی تمام مقیاس، علاوه بر افزایش محدوده ورودی مدار، دقت مقایسه بین ورودیها را نیز افزایش داده است. علاوه بر این، ساختار آشکارساز فاز مورد استفاده در مدار پیشنهادی نیز به گونهای اصلاح شده است که در مقایسه با ساختارهای قبلی از تعداد کمتری ترانزیستور استفاده میکند که این کار علاوه بر کاهش سطح سیلیکان مدار، باعث کاهش خازنهای پارازیتیک میگردد که در نتیجه آن کاهش توان مصرفی مدار و افزایش سرعت آن را به دنبال دارد. این مدار در تکنولوژی 180 نانومتر CMOS طراحی و شبیه سازی شده است که نتایج شبیه سازی نشان میدهد در ولتاژ تغذیه یک ولت و سرعت کلاک 10 مگاهرتز توان مصرفی برای حالت 3 ورودی برابر با 72 میکرو وات می باشد که معیار شایستگی 2.4 میکرو وات بر مگاهرتز و صحت 99.98 درصد را نشان می دهد که بهبود قابل ملاحظه ای را نسبت به نمونه های مشابه نشان می دهد. همچنین نتایج شبیهسازی نشان میدهد که مدار پیشنهادی قابلیت عملکرد مناسب تا ولتاژ تغذیه 0.38 ولت را دارد
