فهرست نشریات علمی دسترسی آزاد ایران

در این مقاله، با کاهش توان مصرفی، برای اولین بار نقش فناوری نوظهور گرافین بر افزایش امنیت در برابر حمله تحلیل توان در مدارهای جمع کننده دیجیتالی بررسی شده است. روش‌های طراحی استاتیک (static) و منطق مد جریانی (CML) برای طراحی جمع کننده‌ها یک، چهار و هشت بیتی در فناوری‌های سیلیکون و گرافین بکار گرفته شده است. در شبیه-سازی برای ترانزیستورهای گرافینی از یک مدل سازگار با SPICE و برای ترانزیستورهای سیلیکونی FINFET از یک مدل PTM استفاده می‌شود. تحلیل نتایج نشان می‌دهد که جمع کننده‌های static مبتنی بر گرافین، کمترین مصرف انرژی را دارند. همچنین تحلیل بالازدگی‌ها و انحراف معیار در دنباله توان یک جمع کننده 8 بیتی تایید می‌کند که جمع کننده CML مبتنی بر گرافین (G-CML) مقاوم‌ترین طرح در برابر حمله تحلیل توان در میان طراحی‌های static و CML است. نهایتا یک روش ترکیبی جدید با ارائه یک مدار پیشنهاد می‌شود که در آن امنیت با ایجاد بینظمی در دنباله توان افزایش یافته است زیرا امکان تشخیص صحیح داده با مشکل مواجه می‌شود. بر این اساس جمع کننده طراحی شده با روش پیشنهادی ضمن کاهش توان مصرفی نسبت به جمع کننده CML، امنیت بالاتری را با ایجاد الگویی متمایز در دنباله توان به همراه دارد.